天津市集成电路行业协会
搜索
搜索
【全国校招活动】爱集微大型公益活动—全国校招护航行(北京/天津场)
【全国校招活动】爱集微大型公益活动—全国校招护航行(北京/天津场)

行业协会

全部分类

相关资讯

暂时没有内容信息显示
请先在网站后台添加数据记录。
/
/
7纳米制程以下半导体业怎么走?

7纳米制程以下半导体业怎么走?

  • 分类:行业资讯
  • 作者:
  • 来源:
  • 发布时间:2015-07-28 17:34
  • 访问量:

【概要描述】

7纳米制程以下半导体业怎么走?

【概要描述】

  • 分类:行业资讯
  • 作者:
  • 来源:
  • 发布时间:2015-07-28 17:34
  • 访问量:
详情

       目前,全球先进芯片制造商目前都在做着向10纳米制程过渡的准备。同时,7纳米甚至5纳米工艺制程也引起业界的大力关注,尤其是为了避免4次图形曝光光刻技术带来的高昂成本,需要对于采用EUV光刻的成本效益进行评价。

 

  采用迁移率更大的材料是个好思路

 

  高通公司认为,从设计业角度首要关注的问题是瞬时和移动处理中持续的创新。在晶体管方面,由于10纳米制造工艺与14纳米十分相似,但是非常可能要改变沟道的材料。而到7纳米节点时,将有更多创新的转折点,包括在水平阵列中采用环栅(GAA)纳米线,以及到5纳米时不可避免要采用隧道FET和III-V族元素沟道材料和垂直纳米线。显然,未来器件的自热问题(self-heating)将是很大的挑战。不管如何,在形成晶体管结构的前道工艺中产业界已经有多个选项,情况相对比较乐观,然而在后道工艺中的金属互连等,未来将一定是工艺瓶颈。

 

  IBM公司认为嵌入式存储器中加速发展增加逻辑功能将带来利益,作为一个特例,可通过芯片级的优秀化来实现提高到系统级的功能。在7纳米及以下的转折点时将推动碳纳米管(CNT)成为较小的功能器件。考虑到未来器件在芯片尺寸缩小方面会受到限制,必须采用新的材料与新的器件结构及多种技术进行集成。除此之外金属互联层技术方面的困难会越来越大,由于接触面积的减少会导致接触电阻的增加,进而影响电路。

 

  格罗方德提出在5纳米节点时的工艺技术目标如下:相比于7纳米,面积可缩小50%;栅的间距为30纳米及M1互连层的线间距为20纳米。为了达成此目标,格罗方德的成本模型中需要采用0.5NA的EUV光刻设备。即便大部分光刻可以采用Directed Self-Assembly(DSA)自对准技术,然而为了减少掩膜的使用数量等需要EUV光刻及早地加入。

 

  从器件功能看,无论采用FinFET还是纳米线结构,目的都是为了增大晶体管的驱动电流,但是在移动应用中如何能实现?改变沟道材料,采用载流子迁移率更大的材料是个好思路,但是如何与硅平面工艺集成是一大挑战。粗略的成本计算,如果要实现5纳米工艺节点,而且要继续推动晶体管增加和成本下降,必须使用EUV光刻,否则由于多次曝光技术需要的掩膜数量上升会增加许多成本。还有一个可行的办法,采用7纳米制程,再用堆叠技术把多层芯片堆叠在一起。

 

  需要精细材料工程的配合

 

  为什么静电电压指标成为未来器件的关键因素?它能击穿PN结,使漏电流增大。由于在表面和同样体积内PN结的静电电压太高,导致对于任何5纳米节点器件的寄生效应会变得非常敏感。

 

  在7纳米时寄生电容会占到芯片总电容的75%。未来器件的趋势是由平面2D到3DFinFET,再到纳米线结构,意味着晶体管相对的表面积会成比例增加,导致对于表面缺陷以及界面陷阱极大地增加敏感性。随着工艺尺寸越来越小,必须相应地降低工作电压以及减少工作电流,较终结果是有效的载流子数量减少,而导致缺乏推动电路正常工作的能力。与III-V族FinFET工艺及纳米线结构比较中已得到证实。由于2D平面CMOS栅的尺寸缩小已不可能持续,所以在5纳米时必须采用3D垂直的晶体管结构,才可以保持栅长在20纳米,以及栅间距在30纳米。

 

  从器件结构考虑在7纳米以下时仍有许多不可知,或者不确定性,因此对于设备及工艺需要注意以下四个方面问题:

 

  1.所有一切与界面相关需要精细材料工程的配合;

 

  2.薄膜淀积可以采用原子层淀积(ALD)或者选择性薄膜,甚至与晶格匹配的工艺;

 

  3.采用干法,选择性去除及直接自对准方法来定义图形;

 

  4.3D工艺结构意味着高纵横比工艺及非平衡态工艺。

 

  举例来说,如非平衡态工艺用在单片快速热退火(RTA)中,今天RTA的工艺时间仅纳秒数量级,但是它提供了同样的,甚至优于平衡态工艺的功能。在钴衬铜线带选择性钴帽的工艺中,它的载流子电迁移率与之前工艺较好结果相比可提高10倍,显示采用精细材料工程可用来解决尺寸缩小带来的器件功能退化问题。

 

  晶体管密度增加仍有潜力

 

  7纳米及以下工艺必须采用新的材料,并能控制它。尤其在5纳米制程时是原子级的精度,因此要开发新的技术,并能实现高的可靠性。未来器件尺寸越来越小要保持其功能的完整性,必须考虑从沟道、接触、栅或者互连材料等方面改变。

 

  半导体业在尺寸缩小及晶体管密度增加方面仍有大量的潜力。尽管二维缩小已达经济上的极限,开始向三维结构过渡。为了持续地降低每个功能的成本,必须面临异构集成中的许多挑战,因此要求设计与制造更加紧密地合作。在CMOS工艺之后对于新的器件仍有众多的候选者,如自旋电子或者隧道FET或者量子点结构。

 

为什么到今天为止,半导体业仍采用硅材料的CMOS工艺?因为它的生态链,包括从设计到制造仍具有经济价值,能降低成本。可以认为采用CMOS工艺对于半导体业如同中了头彩一样。尽管多年来业界曾试图抛弃它,改变CMOS工艺,然而实践的结果都不成功。预测CMOS工艺仍将持续下去,直到原子级的极限。

客服热线
022-83945506 022-83945506
服务时间:
8:00 - 18:00
客服组:
在线客服

联系方式

关注我们

天津市集成电路行业协会